某邏輯電路有兩個(gè)輸入分別為X和Y，其輸出端為Z。當(dāng)且僅當(dāng)兩個(gè)輸入端X和Y同時(shí)為0時(shí)，輸出Z才為0，則該電路輸出Z的邏輯表達(dá)式為（） 。A.X·Y B. C.X⊕Y D.X+Y
